Conception et layout d’une machine d’états à base de latch C2MOS à technologie CMOS 0.35μm. Magister thesis, Université de Batna 2. (2008)
| dc.contributor.author | BARRA, Samir | |
| dc.date.accessioned | 2023-05-08T11:59:04Z | |
| dc.date.available | 2023-05-08T11:59:04Z | |
| dc.date.issued | 2017-04-27 | |
| dc.description.abstract | Les portes logiques dynamiques sont utilisés pour réduire la taille du layout, réduire la dissipation de puissance, augmenter la vitesse, et pour diminuer la complexité. L'idée fondamentale derrière la logique dynamique est d'utiliser l'entrée capacitive du transistor MOSFET pour stocker une charge et pour se rappeler ainsi un niveau logique pour un usage ultérieur. Le C2MOS est une famille logique combine la conception de la logique statique avec la synchronisation réalisée en employant des signaux d'horloge. Une machine d’états finis comporte une logique combinatoire et des registres. Le registre C2MOS est employé pour la conception d’une machine d’états dans la technologie 0.35μm, le registre C2MOS est un registre ingénieux basé sur le concept maître esclave, composé de deux latches C2MOS. Nous avons exploité l’outil Cadence Virtuoso pour concevoir le circuit de la machine d’états et pour dessiner leur layout | |
| dc.identifier.uri | http://dspace.univ-batna2.dz/handle/123456789/1458 | |
| dc.title | Conception et layout d’une machine d’états à base de latch C2MOS à technologie CMOS 0.35μm. Magister thesis, Université de Batna 2. (2008) |