Conception et layout d’un échantillonneur bloqueur à technologie CMOS 0.35μm. Magister thesis, Université de Batna 2. (2008)
| dc.contributor.author | HANFOUG, Salah | |
| dc.date.accessioned | 2023-05-08T12:14:09Z | |
| dc.date.available | 2023-05-08T12:14:09Z | |
| dc.date.issued | 4/27/2017 | |
| dc.description.abstract | Dans ce travail on a présenté la conception, la simulation et layout d’un Amplificateur Opérationnel à Transconductance (OTA) qui fonctionne avec une faible tension d’alimentation, l’OTA est conçu en technologie CMOS 0.35μm, on a utilisé une architecture standard composée de deux étages, un étage d’entrée différentiel, suivi d’un étage de sortie cascode, L’OTA est fondamentalement un OP-AMP sans buffer de sortie, L’OTA sans buffer utiliser seulement avec les charges capacitifs (la grille du transistor MOS), l’optimisation de l’OTA selon les spécifications de cahier des charges afin l’utiliser en les différentes architectures du circuit échantillonneur bloqueur. L’OTA folded cascode est largement utilisé dans les circuits des switchers à haute fréquence qui en raison de ses nombreux avantage, en particulier, l’OTA folded cascode est caractérisé par un grand gain en boucle ouverte (comme le gain de l’OTA à deux étages), est facile à compensé (le condensateur de charge est également condensateur de compensation) et à la différence de l'OTA à deux étages l’OTA folded cascode ne souffre pas de la dégradation de fréquence du taux de rejection d'alimentation (PSRR), | |
| dc.identifier.uri | http://dspace.univ-batna2.dz/handle/123456789/1468 | |
| dc.publisher | University of Batna 2 | |
| dc.title | Conception et layout d’un échantillonneur bloqueur à technologie CMOS 0.35μm. Magister thesis, Université de Batna 2. (2008) |