Etude des défauts d'interface Si/SiO2 dans les TMOS : Simulation sous Silvaco et Modélisation. Magister thesis,(2016) Université de Batna 2.
| dc.contributor.author | CHENAF Tarek | |
| dc.date.accessioned | 2023-03-23T10:58:56Z | |
| dc.date.available | 2023-03-23T10:58:56Z | |
| dc.date.issued | 2016-07-10 | |
| dc.description.abstract | Nous présentons un ensemble de résultats sur la physique des défauts à l'interface Si/SiO2 dans les transistors Métal-Oxyde-Semi-conducteur (TMOS), défauts responsables de la dégradation et du vieillissement des composants. Ces défauts pourraient être liés au mode de croissance de l’oxyde ou introduits par des espèces chimiques contenues dans l’atmosphère oxydante ou encore associés à des impuretés chimiques diffusées dans l’oxyde et en provenance, soit du métal, soit du semi conducteur. Ils sont à l’origine d’une modification des propriétés électriques du transistor MOS. Après une revue de l'état de l'art sur le sujet, on a simulé (caractéristiques de transfert du TMOS) et analysé sous SILVACO (ATHENA et ATLAS) en tenant compte des défauts électriquement actif, en variant les paramètres clés tels que, les densités des niveaux accepteurs, l’orientation cristallographique du substrat, la position des niveaux d’énergie dans la bande interdite du semi-conducteur. Les défauts d’interface introduisent des niveaux donneurs et accepteurs dans la bande interdite du semi-conducteur, de ce fait, la distribution énergétique des niveaux accepteurs dans le substrat a été simulée Les études montrent que le rôle des défauts d’interface Si/SiO2 est celui des centres de recombinaison ou de génération ou de pièges à électrons ou à trous, de ce fait la compréhension et l’analyse des résultats trouvés, exige au préalable une explication du mécanisme de remplissage avec précision, en se basant sur le modèle de SRH.(Shockley-Read-Hall). L’originalité du travail est l’implantation d’un modèle sous Matlab où les défauts situés à l’interface Si/iO2 sont prisent en considération, nous montrons que ces défauts sont totalement responsables des dérives des caractéristiques I-V des transistors MOS. | |
| dc.identifier.uri | http://dspace.univ-batna2.dz/handle/123456789/903 | |
| dc.title | Etude des défauts d'interface Si/SiO2 dans les TMOS : Simulation sous Silvaco et Modélisation. Magister thesis,(2016) Université de Batna 2. |